研究発表 - 天野　英晴

Zynq Cluster for CFD Parametric Survey

天野 英晴

[国際会議]  the International Symposium on Applied Reconfigurable Computing (ARC) （Lio De Janeiro） , 

2016年02月

, 

口頭発表（一般）

Randomizing Packet Memory Networks for Low-latency Processor-memory Communication

天野 英晴

[国際会議]  The 24th Euromicro International Conference on Parallel, Distributed and Network-Based Processing (PDP) （Crete） , 

2016年02月

, 

口頭発表（一般）, IEEE

Power Optimization considering the chip temperature of low power reconfigurable accelerator CMA-SOTB

天野 英晴

[国際会議]  he 4rd International Symposium on Computing and Networking (CANDAR), 

2015年12月

, 

口頭発表（一般）, IEICE

A 297MOPS/0.4mW Ultra Low Power Coarse-grained Reconfigurable Accelerator CMA-SOTB-2

天野 英晴

[国際会議]  The 10th International Conference on ReConFigurable Computing and FPGAs （IEEE） , 

2015年12月

, 

口頭発表（一般）

On-Chip Decentralized Routers with Balanced Pipelines for Avoiding Interconnect Bottleneck

天野 英晴

[国際会議]  the 9th ACM/IEEE International Symposium on Networks-on-Chip (NOCS) （Banqueber） , 

2015年10月

, 

口頭発表（一般）

REDUCTION CACLULATOR IN AN FPGA BASED SWITCHING HUB FOR HIGH PERFORMANCE CLUSTERS

天野 英晴

[国際会議]  International Conference on Field Programmable Logic and Applications （London） , 

2015年09月

, 

ポスター発表, IEEE

3D Shared Bus Architecture Using Inductive Coupling Interconnect

天野 英晴

[国際会議]  EEE 9th International Symposium on Embedded Multicore/Many-core Systems-on-Chips (McSoC) （Torino） , 

2015年09月

, 

口頭発表（一般）, IEEE

Expandable Chip Stacking Method for Many-Core Architectures Consisting of Tiny Chips,

天野 英晴

[国際会議]  EEE 9th International Symposium on Embedded Multicore/Many-core Systems-on-Chips (McSoC) （Torino） , 

2015年09月

, 

口頭発表（一般）, IEEE

A Metamorphotic Network-on-Chip for Various Types of Parallel Applications

天野 英晴

IEEE International Conference on Application-specific Systems, Architectures and Processors （Toronto） , 

2015年07月

, 

口頭発表（一般）, IEEE

An Optimal Power Supply and Body Bias Voltage for Ultra Low Power Micro-Controller with Silicon on Thin BOX MOSFET

天野 英晴

[国際会議]  International Symposium on Low Power Electronics and Design （Rome） , 

2015年07月

, 

口頭発表（一般）, IEEE

Parallel processing of Breadth First Search by Tightly Coupled Accelerators

天野 英晴

[国際会議]  the 21st International Conference on Parallel and Distributed Processing Techniques and Applications （Las Vegas） , 

2015年07月

, 

口頭発表（一般）

Off-loading LET generation to PEACH2: A switching hub for high performance GPU clusters

天野 英晴

[国際会議]  International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies （Boston） , 

2015年05月

, 

口頭発表（一般）

Breadth First Search on Cost-efficient Multi-GPU Systems

天野 英晴

[国際会議]  the International Symposium on Highly-Efficient Accelerators and Reconfigureable Technologies (HEART) （Boston） , 

2015年05月

, 

口頭発表（一般）

Spatial and Temporal Granularity Limits of Body Biasing in UTBB-FDSOI

Johannes Maximilian Kuehn, Dustin Peterson, Hideharu Amano, Oliver Bringmann, Wolfgang Rosenstiel

[国際会議]  Design Automation & Test in Europe (DATE 2015) （Grenoble, France） , 

2015年03月

, 

口頭発表（一般）

Time Analysis of Applying Back Gate Bias for Reconfigurable Architectures with SOTB MOSFET

Hayate Okuhara, Kimiyoshi Usami, Hideharu Amano

[国際会議]  The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2015) （Yulin, Taiwan） , 

2015年02月

Data Reduction and Parallelization for Human Detection System

Mao Hatto, Takaaki Miyajima, Hideharu Amano

[国際会議]  The 19th Workshop on Synthesis And System Integration of Mixed Information technologies(SASIMI2015) （Yulin, Taiwan） , 

2015年02月

, 

ポスター発表

Image Processing bu a 0.3V 2mW Coarse grained reconfigurable accelerator CMA-SOTB with a solar battery

Yu Fujita, Koichiro Masuyama, Hideharu Amano

[国際会議]  International Conference on Field Programmable Technologies （Shanghai China） , 

2014年12月

, 

ポスター発表

A preliminarily evaluation of PEACH3: a switching hub for tightly coupled accelerators,

Takuya Kuhara, Takahiro Kaneda, Toshihiro Hanawa, Yuetsu Kodama, Taisuke Boku, Hideharu Amano

[国際会議]  2nd International Workshop on Computer Systems and Architectures （Shizuoka, Japan） , 

2014年12月

, 

口頭発表（一般）

FPGA Implementation of Viscous Function in a package for Computational Fulid Dynamics

Dipikarini Mishra, Mao Hatto, Takuya Kuhara, Yasunori Osana, Naoyuki Fujita, Hideharu Amano

[国際会議]  Workshop on 2014 2nd International Symposium on Computing and Networking （Shizuoka, Japan） , 

2014年12月

, 

口頭発表（一般）

Hardware/Software co-design Architecture for Blokus Duo Solver,

Naru Sugimoto, Hideharu Amano

[国際会議]  The International Conference on Field Programmable Technologies （Shanghai, China） , 

2014年12月

, 

ポスター発表

Unbalanced Buffer Tree Synthesis to Suppress Ground Bounce for Fine-grain Power Gating

Kimiyoshi Usami, Makoto Miyauchi, Masaru Kudo, Kazumitsu Takagi, Hideharu Amano, Mitaro Namiki, Masaaki Kondo, Hiroshi Nakamura

[国際会議]  International Symposium on System-on-Chip （Tampele, Finland） , 

2014年10月

, 

口頭発表（一般）

A Thermal Management System for Building Block Computing System

Yu Fujita, Kimiyoshi Usami, Hideharu Amano

[国際会議]  International Conference on Enbedded Multicore/Many-core System on Chips （Aizu, Japan） , 

2014年09月

, 

口頭発表（一般）, IEEE

Body Bias Control for a Coarse Grained Reconfigurable Accelerator Implemented with Silicon on Thin BOX Technology

Honlian Su, Yu Fujita, Hideharu Amano

[国際会議]  International Conference on Field Programable Logic and Applications, （Munich, Germany） , 

2014年09月

, 

口頭発表（一般）

A high speed design and implementation of dynamically reconfigurable processor using 28nm SOI technology

Toru Katagiri, Hideharu Amano

[国際会議]  International Conference on Field Programable Logic and Applications （Munich, Germany） , 

2014年09月

, 

ポスター発表

Design of a Low Power NoC Router using Marching Memory Through type

Ryota Yasudo, Takahiro Kagami, Hideharu Amano, Yasunobu Nakase, Masashi Watanabe, Tsukasa Oishi, Toru Shimizu, Tadao Nakamura

[国際会議]  8th IEEE/ACM International Symposium on Networks-on-Chip （Ferrara, Italy） , 

2014年09月

, 

口頭発表（一般）, IEEE/ACM

Block Computing Systems with Wireless Inductive Through Chip Interface

AMANO HIDEHARU

[国際会議]  the 6th Workshop on Design for 3D Silicon Integration （Lausanne, Switzland） , 

2014年06月

, 

口頭発表（招待・特別）

Accelerating Breadth First Search on GPU-BOX

Takuji Mitsuishi, Shimpei Nomura, Jun Suzuki, Yuki Hayashi, Masaki Kan, AMANO HIDEHARU

[国際会議]  Highly-Efficient Accelerators and Reconfigurable Technologies (HEART2014) （Sendai, Japan） , 

2014年06月

, 

口頭発表（一般）

Performance analysis of the multi-GPU System with ExpEther

Shimpei Nomura, Takuji Mitsuishi Jun Suzuki, Yuki Hayashi, Masaki Kan, Hideharu Amano

[国際会議]  Highly-Efficient Accelerators and Reconfigurable Technologies (HEART2014) （Shendai, Japan） , 

2014年06月

, 

口頭発表（一般）

Leakage Reduction using Coarse-Grained Static Body Biasing in a Dynamically Reconfigurable Processor

天野 英晴

[国際会議]  Highly-Efficient Accelerators and Reconfigurable Technologies (HEART2014) （Sendai, Japan） , 

2014年06月

, 

ポスター発表

A Configurable Switch Mechanism for Random NoCs

Seiichi Tade, Takahiro Kagami, Ryuta Kawano, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano

[国際会議]  CoolChips XVII （Yokohama, Japan） , 

2014年04月

, 

ポスター発表, IEEE

A low power NoC router using the marching memory through type

Ryota Yasudo, Takahiro Kagami, Hideharu Amano, Yasunobu Nakase, Masashi Watanebe, Tsukasa Oishi, Toru Shimizu, Tadao Nakamura

[国際会議]  CoolChips XVII, 

2014年04月

, 

口頭発表（一般）

Voltage control considering the chip temperature in the three-dimensional stacked multi-core processors

Yu Fujita, Yusuke Koizumi, Rie Uno, Hideharu Amano

[国際会議]  CoolChips XVII （Yokohama, Japan） , 

2014年04月

, 

ポスター発表, IEEE

Design and Evaluation of Fine-Grained Power-Gating for Embedded Microprocessors

Masaaki Kondo

[国際会議]  DATE2014 （Doresden, Germany） , 

2014年03月

, 

口頭発表（一般）

Low-Latency Wireless 3D NoCs via Randomized Shortcut Chips

Hiroki Matsutani

[国際会議]  DATE 2014 （Doresden, Germany） , 

2014年03月

, 

口頭発表（招待・特別）

Task Level Pipelining on Multiple Accelerators via FPGA Switch

Takaaki Miyajima, Takuya Kuhara, Toshihiro Hanawa AMANO HIDEHARU, Taksuke Boku

[国際会議]  Parallel and Distributed Computing and Networks （Insbruch, Austoria） , 

2014年02月

, 

口頭発表（一般）

Design and Control Methodology for Fine Grain Power Gating based on Energy Characterization and Code Profiling of Microprocessors

Kimiyoshi Usami

[国際会議]  ASP-DAC 2014 （Singapore） , 

2014年01月

, 

口頭発表（一般）, IEEE

Introduction to Interconnection Networks

AMANO HIDEHARU

[国際会議]  CANDAR2013 （Matsuyama, Japan） , 

2013年12月

, 

公開講演，セミナー，チュートリアル，講習，講義等

A co-processor design of an energy efficient reconfigurable accelerator CMA

AMANO HIDEHARU

[国際会議]  CANDAR2013 （Matsuyama, Japan） , 

2013年12月

, 

口頭発表（一般）

A low power reconfigurable accelerator using a back-gate bias control technique

Honglian So

[国際会議]  International Conference on Field Programmable Technologies （Kyoto Japan） , 

2013年12月

, 

ポスター発表, IEEE/Keio Univ.

A Speculative Gather System for Cool Mega-Array

Rie Uno

[国際会議]  International Conference on Field Programmable Technologies （Kyoto, Japan） , 

2013年12月

, 

ポスター発表, IEEE/Keio Univ.

Partially Reconfigurable Flux Calculation Scheme in Advection Term Computation

Sofian Abu Talip

[国際会議]  International Conference on Field Programmable Technologies （Kyoto, Japan） , 

2013年12月

, 

ポスター発表, IEEE/Keio Univ.

Power Optimization of a micro-controller with Silicon on Thin Buried Oxide

Kuniaki Kitamori

[国際会議]  SASIMI2013 （Sapporo, Japan） , 

2013年10月

, 

ポスター発表

A Hardware Complete Detection Mechanism for an Energy Efficient Reconfigurable Accelerator CMA

Akihito Tsusaka

[国際会議]  International Conference on Field Programmable Logic and Technologies （Porto, Portogal） , 

2013年09月

, 

ポスター発表, IEEE

Demonstration of a Heterogeneous Multi-Core Processor with 3-D Inductive Coupling links

Yusuke Koizumi

[国際会議]  International Conference on Field Programmable Logic and Technologies （Porto, Portogal） , 

2013年09月

, 

ポスター発表, IEEE

Deadlock-Free Routing Strategy for Stacking 3-D NoCs with Different Topologies

Daisuke Sasaki

[国際会議]  HEART2013, 

2013年05月

, 

ポスター発表, ACM/IEICE

SMASOTB/LPT-3: The first prototype chip of Cool Mega Array on Silicon On Thin Box

Honlian So

[国際会議]  HEART2013, 

2013年05月

, 

ポスター発表, ACM/IEICE

A Scalable 3D Heterogeneous Multi-Core Processor with Inductive Coupling ThruChip Interface

Nobuyuki Miura

[国際会議]  CoolChips XVI （Yokohama） , 

2013年04月

, 

口頭発表（一般）, IEEE

Dynamic Power On/Off Method for 3D NoCs with Wireless Inductive Coupling Links

Hao Zhang

[国際会議]  COOL Chips XVI （Yokohama, Japan） , 

2013年04月

, 

口頭発表（一般）, IEEE

Headfirst Sliding Routing: A Time-Based Routing Scheme for Bus-NoC Hybrid 3-D Architecture

"{Takahiro Kagami} and {Hiroki Matsutani} and {Michihiro Koibuchi} and {Hideharu Amano}"

[国際会議]  7th ACM/IEEE International Symposium on Networks-on-Chip （Arizona, USA） , 

2013年04月

, 

口頭発表（一般）

An FPGA Acceleration for the Kd-tree Search in Photon Mapping

Takuya Kuhara

[国際会議]  ARC 2013 (International Symposium on Applied Reconfigurable Computing) （Los Angels, USA） , 

2013年03月

, 

口頭発表（招待・特別）

A Case for Wireless 3D NoCs for CMPs

Hiroki Matsutani} and {Paul Bogdan} and {Radu Marculescu} and {Michihiro Koibuchi} and {Tadahiro Kuroda} and {Hideharu Amano

[国際会議]  ASP-DAC2013 （Yokohama, Japan） , 

2013年01月

, 

口頭発表（一般）, IEEE

Dynamic power control with a heterogeneous multi-core system using a 3-D wireless inductive coupling interconnect

天野 英晴

[国際会議]  ICFPT2012 （Seoul, Korea） , 

2012年12月

, 

ポスター発表

A Study of Adaptive co-processors for Cyclic Redundancy Checks on an FPGA

天野 英晴

[国際会議]  ICFPT2012 （Seoul, Korea） , 

2012年12月

, 

ポスター発表

Reconfigurable Out-Of-Order Mechanism Generator for Unstructured Grid Computation in Computational Fluid Dynamics

天野 英晴

[国際会議]  FPL2012 （Oslo, Norway） , 

2012年09月

, 

口頭発表（一般）

Extension of Memory Controller Equipped with MuCCRA-3-DP: Dynamically Reconfigurable Processor Array

#H(/)-#HR

[国際会議]  WReCS 2012 （Merborne, Austoralia） , 

2012年09月

, 

口頭発表（一般）

CMA-CUBE: A SCALABLE RECONFIGURABLE ACCELERATOR WITH 3-D WIRELESS INDUCTIVE COUPLING INTERCONNECT

#H(/)-#HR

[国際会議]  FPL2012 （Oslo, Norway） , 

2012年09月

, 

ポスター発表

The multi-GPU System with ExpEther

#H(/)-#HR

[国際会議]  PDPTA （LasVegas, USA） , 

2012年07月

, 

口頭発表（一般）

A Case for Random Shortcut Topologies for HPC Interconnects

#H(/)-#HR

[国際会議]  International Symposium on Computer Architecture （Portland, USA） , 

2012年05月

, 

口頭発表（一般）, IEEE/ACM

Trade-off analysis of Fine-grained Power Gating Methods for Functional Units in a CPU

#H(/)-#HR

[国際会議]  CoolChips XV （Yokohama, Japan） , 

2012年04月

, 

口頭発表（一般）, IEEE

Cost effective implementation of flux limiter functions using partial reconfiguration

#H(/)-#HR

[国際会議]  ARC 2012 (International Symposium on Applied Reconfigurable Computing) （HongKong, China） , 

2012年03月

, 

口頭発表（一般）

Vertical link on/off control methods for wireless 3-D NoCs

#H(/)-#HR

[国際会議]  ARCS2012 (International Synmposium on Architecture of Computing Systems) （Prague, Czech） , 

2012年02月

, 

口頭発表（一般）

CMA-2 : The second prototype of a low power reconfigurable accelerator

伊澤麻衣

[国際会議]  ASP-DAC2012 （Sydney, Australia） , 

2012年01月

, 

ポスター発表, IEEE

Cool Mega-Array: a highly energy efficient reconfigurable accelerator

天野 英晴

[国際会議]  ICFPT2011 （Deli, India） , 

2011年12月

, 

口頭発表（一般）, IEEE

Reducing Power for Dynamically Reconfigurable Processor Array by Reducing Number of Reconfigurations

天野 英晴

[国際会議]  ICFTP 2011 （Deli, India） , 

2011年12月

, 

口頭発表（一般）, IEEE

Vegeta: An Implementation and Evaluation of Development-support Middleware on Multiple OpenCL Platform

天野 英晴

[国際会議]  ICNC2011 （Osaka, Japan） , 

2011年11月

, 

口頭発表（一般）, IEICE

Power-aware Multi-tree Ethernet for HPC Interconnects

天野 英晴

[国際会議]  ICNC 2011 （Osaka, Japan） , 

2011年11月

, 

口頭発表（一般）

Time and Space-Multiplexed Compilation Challenge for Dynamically Reconfigurable Processors

天野 英晴

[国際会議]  IEEE MWSCAS 2011 （Seoul, Korea） , 

2011年08月

, 

口頭発表（招待・特別）

Implementation and Evaluation of Program Development Middleware for Cell Broadband Engine Clusters

天野 英晴

[国際会議]  PDPTA 2011 （LasVegas, USA.） , 

2011年07月

, 

口頭発表（一般）, IASTED

High Speed CRC with 64-bit generator polynomial on an FPGA'

天野 英晴

[国際会議]  HEARTS 2011 （London, UK.） , 

2011年06月

, 

口頭発表（一般）

An Implementation of Out-Of-Order Execution System for Acceleration of Computational Fluid Dynamics on FPGAs'

天野 英晴

[国際会議]  HEARTS 2011 （London, UK） , 

2011年06月

, 

口頭発表（一般）, IEICE

A Vertical Bubble Flow Network using Inductive-Coupling for 3-D CMPs

天野 英晴

[国際会議]  NoCS 2011 （Pittsburgh, Pennsylvania, USA） , 

2011年05月

, 

口頭発表（一般）, IEEE

Execution of a Computational Fluid Dynamics Application on FLOPS-2D, a multi-FPGA platform

天野 英晴

[国際会議]  DATE Workshop Design Methods and Tools for FPGA-Based Acceleration of Scientific Computing （Grenoble, France） , 

2011年03月

, 

口頭発表（招待・特別）

Dynamic Vdd Switching Technique and Mapping Optimization in Dynamically Reconfigurable Processor for Efficient Energy Reduction

天野 英晴

[国際会議]  Proc. of International Conference on Advanced Reconfigurable Computing Systems 2012 （England） , 

2011年03月

, 

口頭発表（一般）, IEEE

Reducing power consumption for Dynamically Reconfigurable Processor Array with partially fixed configuration mapping

Kazue Hironaka

[国際会議]  International Conference on Field Programmable Technologies （Beijin, CHINA） , 

2010年12月

, 

ポスター発表, IEEE

A Variable-pipeline On-chip Router Optimized to Traffic Pattern

Yuto Hirata

[国際会議]  International Workshop on Network on Chip Architectures(NoCArc'10) （Atlanta, USA） , 

2010年12月

, 

口頭発表（一般）

Wire Congestion Aware Synthesis for a Dynamically Reconfigurable Processor

Takao Toi

[国際会議]  International Conference on Field Programmable Techology （Beijin, CHINA） , 

2010年12月

, 

ポスター発表, IEEE

Recent Trends of Dynamically Reconfigurable Processors

AMANO HIDEHARU

[国際会議]  Asia-Pacific Radio Science Conference （Toyama, JAPAN） , 

2010年09月

, 

口頭発表（招待・特別）

A Proposal of Thread Virtualization Environment for Cell Broadband Engine

Masahiro Yamada

[国際会議]  International Conference on Parallel and Distributed Systems （Marina del Ray, USA） , 

2010年08月

, 

口頭発表（一般）

A Deadlock-free Non-minimal Fully Adaptive Routing Using Virtual Cut-through Switching

天野 英晴

[国際会議]  International Conference on Networking, Architecture and Strage (NAS) （Macau, CHINA） , 

2010年06月

, 

口頭発表（一般）, IEEE

Implementation and Evaluation of an Arithmetic Pipeline on FLOPS-2D:Multi-FPGA System

天野 英晴

[国際会議]  International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies （Tsukuba, JAPAN） , 

2010年06月

, 

口頭発表（一般）

Ultra Fine-Grained Run-Time Power Gating of On-Chip Routers for CMPs

天野 英晴

[国際会議]  NoCS 2010 （Grenoble, FRANCE） , 

2010年05月

, 

口頭発表（一般）, IEEE

Geyser-1 and Geyser-2: MIPS R3000 CPU Chips with Fine-grain Runtime Power Gating

天野 英晴

[国際会議]  IEEE CoolChips XIII （Yokohama, JAPAN） , 

2010年04月

, 

口頭発表（一般）

A Performance Evaluation of CUBE: One-dimensional 512 FPGA Cluseter

天野 英晴

[国際会議]  International Symposium on Advanced Reconfigurable Computing （Bangkok, Thailand） , 

2010年03月

, 

口頭発表（一般）

Low Power Image Processing using MuCCRA-3: A Dynamically Reconfigurable Processor Array

天野 英晴

[国際会議]  International Conference on Field Programmable Technology(ICFPT09) （Sydny, Australia） , 

2009年12月

, 

その他, IEEE

A Study on Interconnection Networks of the Dynamically Reconfigurable Processor MuCCRA

天野 英晴

[国際会議]  International Conference on Field Programmable Technology (ICFPT) （Sydny, Australia） , 

2009年12月

, 

ポスター発表

Leakage Power Reduction for Coarse-Grained Dynamically Reconfigurable Processor Arrays Using Dual VT Cells

天野 英晴

[国際会議]  International Conference on Field Programmable Technology (ICFPT09) （Sydny, Australia） , 

2009年12月

, 

口頭発表（一般）

MuCCRA-Cube: a 3D Dynamically Reconfigurable Processor with Inductive-Coupling Link

天野 英晴

[国際会議]  International Conference on Field Programmable Logic and Applications (FPL'09) （Prague, Poland） , 

2009年08月

, 

口頭発表（一般）

Performance Analysis of ClearSpeed's CSX600 Interconnects

天野 英晴

[国際会議]  International Symposium on Parallel and Distributed Processing with Applications （Chendju, China） , 

2009年08月

, 

口頭発表（一般）

Modularizing Flux Limiter Functions for a Computational Fluid Dynamics Accelerator on FPGAs

天野 英晴

[国際会議]  International Conference on Field Programmable Logic and Applications (FPL09) （Prague, Poland） , 

2009年08月

, 

ポスター発表

Japanese Dynamically Reconfigurable Processors

天野 英晴

[国際会議]  Engineering of Reconfigurable Systems and Algorithms (ERSA09) （Las Vegus） , 

2009年07月

, 

口頭発表（招待・特別）

A Real Chip Evaluation of MuCCRA-3: A Low Power Dynamically Reconfigurable Processor Array

天野 英晴

[国際会議]  Engineering of Reconfigurable Systems and Algorithms （Las Vegus, U.S.A.） , 

2009年07月

, 

ポスター発表, IEEE

Configuration with Self-Configured Datapath: A High Speed Configuration Method for Dynamically Reconfigurable Processors

天野 英晴

[国際会議]  Engineering of Reconfigurable Systems and Algorithms (ERSA09) （Las Vegus, U.S.A.） , 

2009年07月

, 

口頭発表（一般）

Evaluation of a Multi-core Reconfigurable Architecture with Variable Core Size

天野 英晴

[国際会議]  Reconfigurable Architecture Workshop (RAW'09) （Roma, Itary） , 

2009年05月

, 

口頭発表（一般）, IEEE

RHiNET-3/SW an 80-Gbit/s high-speed network switch for distributed parallel computing

S.Nishimura, T.Kudoh, H.Nishi, J.Yamamoto, R>Ueno, K.Harasawa, S.Fukuda, Y.Shikichi, S.Akutsu, K.Tasho, H.Amano

[国際会議]  Hot Interconnect 9, 

2001年08月

, 

口頭発表（一般）

　概要を見る

RHiNET-3スイッチの設計と実装

MMLRU selection Function: An output selection function on Adaptive Routing

M.Koibuchi, A.Funahashi, A.Jouraku, H.Amano,

[国際会議]  ISCA International Conference on Parallel and Distributed Computing Systems., 

2001年08月

, 

口頭発表（一般）

　概要を見る

パケット経路の動的選択法と提案と評価

Performance evaluation of a multicast mechanism for a massively parallel machine JUMP-1

N.Suzuki, H.Amano, T.Tamura, Y.Osana, K.Nishimura,

[国際会議]  International Conference on Parallel and Distributed Processing Techniques and Applications, 

2001年06月

　概要を見る

JUMP-1の転送機構の実機評価を行う

Multistage Interconnection Network Recursive Clos II (R-ClosII): a scalable Hierarchical network for a compiler directed multiprocessor ASCA

T.Morimura, K.Tanaka, K.Iwai, H.Amano,

[国際会議]  International Conference on Parallel and Distributed Processing Techniques and Applications, 

2001年06月

　概要を見る

スケジュール可能な結合網R-Clos　IIの提案と評価

Performance evaluation of Parallel I/O Mechanism on a Massively Parallel Processing System JUMP-1

Y.Osana, H.Nakajo, N.Suzuki, T.Tamura, H.Amano

[国際会議]  International Conference on Parallel and Distributed Processing Techniques and Applications, 

2001年06月

　概要を見る

JUMP-1のI/O機構の実機評価を行う

General purpose Monitoring System POT for parallel computers

Y.Kanamori, M.Shimada, H.Amano

[国際会議]  International Conference on Parallel and Distributed Processing Techniques and Applications, 

2001年06月

　概要を見る

汎用並列計算機モニタシステムPOTの設計と実装を行う

Performance evaluation of a multicast mechanism for a massively parallel machine JUMP-1

N.Suzuki, H.Amano, T.Tamura, Y.Osana, K.Nishimura,

[国際会議]  International Conference on Parallel and Distributed Processing Techniques and Applications, 

2001年06月

　概要を見る

JUMP-1の転送機構の実機評価を行う

Multistage Interconnection Network Recursive Clos II (R-ClosII): a scalable Hierarchical network for a compiler directed multiprocessor ASCA

T.Morimura, K.Tanaka, K.Iwai, H.Amano,

[国際会議]  International Conference on Parallel and Distributed Processing Techniques and Applications, 

2001年06月

　概要を見る

スケジュール可能な結合網R-Clos　IIの提案と評価

Performance evaluation of Parallel I/O Mechanism on a Massively Parallel Processing System JUMP-1

Y.Osana, H.Nakajo, N.Suzuki, T.Tamura, H.Amano

[国際会議]  International Conference on Parallel and Distributed Processing Techniques and Applications, 

2001年06月

　概要を見る

JUMP-1のI/O機構の実機評価を行う

General purpose Monitoring System POT for parallel computers

Y.Kanamori, M.Shimada, H.Amano

[国際会議]  International Conference on Parallel and Distributed Processing Techniques and Applications, 

2001年06月

　概要を見る

汎用並列計算機モニタシステムPOTの設計と実装を行う

The Impact of Output selection function on Adaptive routing

A.? Funahashi, M.Koibuchi, A.Jouraku, H.Amano

[国際会議]  International Conference on Computers and their applications, 

2001年05月

　概要を見る

パケット経路の動的選択法と提案と評価

ASCA Chip Set: A multiprocessor architecture for multi-grain parallel processing

T.Abe, T.Morimura, T.Suzuki, K.Tanaka, M.Koibuchi, R.Ogawa, H.Amano,

[国際会議]  COOL Chips IV, 

2001年04月

　概要を見る

スケジュール指向マルチプロセッサASCA用のチップセット

ASCA Chip Set: A multiprocessor architecture for multi-grain parallel processing

T.Abe, T.Morimura, T.Suzuki, K.Tanaka, M.Koibuchi, R.Ogawa, H.Amano,

[国際会議]  COOL Chips IV, 

2001年04月

　概要を見る

スケジュール指向マルチプロセッサASCA用のチップセット

Flow control method in high speed transfer using Optical Interconnect

R.Ueno, S.Inasawa, H.Nsihi, T.Kudoh, H.Amano

[国際会議]  IASTED International conference Applied Informatics, 

2001年01月

　概要を見る

RHiNET-3/SWのノード間の信頼性を保証するフローコントロール方式の評価

Flow control method in high speed transfer using Optical Interconnect

R.Ueno, S.Inasawa, H.Nsihi, T.Kudoh, H.Amano

[国際会議]  IASTED International conference Applied Informatics, 

2001年01月

　概要を見る

RHiNET-3/SWのノード間の信頼性を保証するフローコントロール方式の評価

Floating　Point　Arithmetic　Unit　for　The　Custom　Processor　MAPLE

[国際会議]  IASTED　Applied　Informatics, 

1999年

　概要を見る

スケジュール指向計算機MAPLEの浮動小数点演算ユニットの設計と実装。

ISIS：Multiprocessor　Simulator　Library

[国際会議]  IASTED　Applied　Informatics, 

1999年

　概要を見る

シミュレーション用ライブラリISISの実装について示す。

Pruning　Cache：A　Dynamic　Directory　Generation　Scheme　For　Distributed　Shared　Memory

[国際会議]  IASTED　International　Conference　on　Parallel　and　Distributed　Computing　and　Networks, 

1999年

　概要を見る

分散共有メモリのディレクトリを動的に構成する方法を提案、評価する。

The　Preliminary　Evaluation　of　MBP-light　with　Two　Protocol　Policies　for　a　Massively　Parallel　Processor　JUMP=1

[国際会議]  IEEE　Frontiers　1999　, 

1999年

　概要を見る

超並列計算機の分散共有メモリ制御用プロセッサの予備評価を行う。

MBP-light: A Processor for Management of Distributed Shared Memory

I. Inoue, K. Anjo, J. Tanabe, K. Nishimura, M. Satoh, K. Hiraki, H. Amano

[国際会議]  Proc. of IEEE 3rd International Conference on ASIC, 

1998年10月

　概要を見る

分散共有メモリ制御用のプロセッサアーキテクチャを提案。

Emulation of Multichip WASMII on Reconfigurable System Testbed FLEMING

H. Miyazaki, Y. Shibata, A. Yakayama, X．Ling, H. Amano

[国際会議]  Proc. of the PACT’98 Workshop, 

1998年10月

　概要を見る

WASMIIエミュレータを用いた評価。

Multistage Interconnection Network R-Clos: Emulating the hierarchical multi-bus

T. Morimura, K. Iwai, H. Amano

[国際会議]  Proc. of the International Conference on Parallel and Distributed Computing systems, 

1998年09月

　概要を見る

再帰構造を持つClos網を提案する。

Home Proxy Cache for High Performance DSM on a Workstation cluster

W. Ono, H. Nakajo, A. Ichikawa, K. Anjo, H. Amano, T. Kudoh

[国際会議]  Proc. of the International Conference on Parallel and Distributed Computing systems, 

1998年07月

　概要を見る

PCクラスタネットワーク上での新しいキャッシュの構成法を提案する。

HOSMII: A Virtual Hardware Intergrated with DRAM

Y. Shibata, H. Miyazaki, X. Ling, H. Amano

[国際会議]  Proc. of the IPPS/SPDP’98 Workshops,LNCS 1388, 

1998年04月

　概要を見る

DRAMに基づく仮想ハードウェアシステムを提案する。

An Interconnection Netowrk of ASCA:A multiprocessor for multi-grain parallel processing

[国際会議]  Internatinal symposium on Applied Informatics, 

1998年03月

　概要を見る

ASCA用の結合ネットワークでのスケジュール可能な交信を評価する。

A custom processor for the multiprocessor system ASCA

[国際会議]  Internatinal symposium on Applied Informatics, 

1998年03月

　概要を見る

スケジュール指向のマルチプロセッサ用のカスタムプロセッサアーキテクチャ。

Reconfigurable Systems:A survey

[国際会議]  Asia and South Pacific Design Automation Conference 1998, 

1998年01月

　概要を見る

アジアでの再構成可能なシステムのサーベイ。

The MINC chip

[国際会議]  Asia and South Pacific Design Automation Conference 1998, 

1998年01月

　概要を見る

キャッシュ制御機構付きのMINの実装。

Wavelength division multiple access ring-virtual topology on a simple ring network

[国際会議]  3rd IEEE International Symp.on Parallel Architecture，Algorithms，and Networks, 

1997年12月

　概要を見る

光波長多重ネットワーク用のリング状ネットワークの提案。

Adaptive Routing on the Recursive Diagonal Torus

[国際会議]  International Shimposium on High Performance Computing, 

1997年11月

　概要を見る

RDT上での適応型ルーチング法の提案。

A reconfigurable markov chain simulator for analysis of parallel systems

[国際会議]  IEEE International Conference on Innovetive Systems in Silicon, 

1997年10月

　概要を見る

並列システム解析用の可変構造マルコフチェーンシミュレータの開発

nD-MIN:Multistage Interconnection Network with multiple dimeusional structure

[国際会議]  ISCA 10th International Conference on Parallel and Distributed Computing Systems, 

1997年10月

　概要を見る

多次元化してループ構造を持たせることで交信局所性を利用できるMINの提案。

Toward the Realistic ”Virtual Hardware”

[国際会議]  International Workshop on Inovative Architecture, 

1997年10月

　概要を見る

DRAM内臓方式による仮想ハードウェアの提案。

Memory based light weight couumincation architecture for local area distibuted computing

[国際会議]  International Workshop on Inovative Architecture, 

1997年10月

　概要を見る

メモリベース通信に基づくPCクラスタシステム。

A reconfigurable sensor-data processing system for perfonal robots

[国際会議]  Field-Programmable Logic'97, 

1997年09月

　概要を見る

パーソナルロボット用の再構成可能なセンサデータ処理システム。

Shared vs.Snoop:Evaluation of Cache Structure for Single Chip Multiprocessors

[国際会議]  Euro-Par'97, 

1997年08月

　概要を見る

オンチップマルチプロセッサ用のキャッシュをスヌープと共有方式で比較する。

ATTEMPT-1:A Reconfigurable Multiprocessor Testbed

K.Inoue，T.Kisuki，M.Okuno，E.Shimizu，T.Terasawa，H.Amamo

[国際会議]  Fieldf-Programmable Logic'96, 

1996年09月

　概要を見る

変構造型のマルチプロセッサテストベットATTEMPT-1を実装する。

An Emulation System of the WASMⅡ:A Data driven computer on a Virtual Hardware

Y.Shibuta，X.Ling，H.Amano

[国際会議]  Field-Programmable Logic'96, 

1996年09月

　概要を見る

WASMIIのエミュレータを実装する。

The JUMP-1 Router chip:A Veratile router for Supporting a Distributed Shared Memory

H.Nishi， K.Nishimura， K.Anjo， H.Amano， T.Kudoh

[国際会議]  IEEE 15th Annual Phoenix Conference on Computers and Communications, 

1996年03月

　概要を見る

マルチキャストを効率的に行うRDT用ルータチップの実装。

Fault Torelant MIN with Multiple Outlets

A.Funahashi， T.hanawa， H.Amano

[国際会議]  IEEE Pacific Rim International Symposium on Fault Tolerant Systems, 

1995年12月

　概要を見る

多重出力可能なMINに耐故障性を与える。

A Preprocessing system of the EULASH:An Environment for Efficient use of Multiprocessors with Local Memory

J.Yamanoto， D.Hattori， T.Tokuyoshi， Y.Yamaguchi， H.Amano

[国際会議]  7th IASTED/ISMM International Conference on Parallel and Distributed computing and systems, 

1995年10月

　概要を見る

ローカルメモリを有効に活用する環境Eulash用プリプロセッサを実装。

MINC: Multistage Interconnection Network with Cache Control Mechanism

T.Hanawa，H.Yasukawa，K.Nishimura，H.Amano

[国際会議]  ISCA/IEEE 9th International Conference on Parallel and Distributed Computing Systems, 

1995年09月

　概要を見る

キャッシュ制御付きMINの提案と評価。

Structure and Performance of the MDX:A Network Class for Large Scale Multiprocessors

A.Murata，T.Boku，T.Harada，H.Amano

[国際会議]  ISCA/IEEE 9th International Conference on Parallel and Distributed Computing Systems, 

1995年09月

　概要を見る

新しい不等距離間接網のクラスを定義する。

An LSI implementation of the Simple Serial Synchronized Multistage Interconnection Network

T.Kamei，M.Sasahara，H.Amano

[国際会議]  Synthesis and System Integration of Mixed Technologies, 

1995年08月

　概要を見る

SSS型PBSFチップのLSI化

Hierarchical bit-map directory schemes on the RDT interconnection network for a massively parallel processor JUMP-1

T.Kudoh，H.Amano，T.Matsumoto，K.Hiraki，Y.Yang

[国際会議]  International Conference on Parallel Processing, 

1995年08月

　概要を見る

RDT上での階層bit-map directory手法を提案する。

A Cache Coherency Protocol for Multiprocessor Chip

T.Terasawa，H.Amano

[国際会議]  International Conference on Wafer Scale Integration, 

1995年01月

　概要を見る

オンチップマルチプロセッサ用キャッシュ一致プロトコルの提案。

Overview of the JUMP-1，an MPP Prototype for General Purpose Parallel Computations

K.Hiraki，H.Amano，M.Kuga，T.Sueyoshi，T.Kudoh，H.Nakashima，H.Nakajo，H.Matsuda，T.Matsumoto.S.Mori

[国際会議]  International Symposium on Parallel Architecture，Algorithms and Networks, 

1994年12月

　概要を見る

超並列計算機JUMP-1の提案

Message Transfer Algorithms on the Recursive Diagonal Torus

Y.Yang，H.Amano

[国際会議]  International Symposium on Parallel Architecture，Algorithms and Networks, 

1994年12月

　概要を見る

RDT上でのマルチキャストやデッドロックフリールーチング法の提案。

Matrix Calculations on a multiprocessor based on the SSS-multistage interconnection network

[国際会議]  PCG '94 Parallel Computation for Matrix Calculations, 

1994年03月

　概要を見る

SSS型MINに基づくマルチプロセッサでの行列計算手法の評価。

Recursive Diagonal Torus: An Interconneciton Network for Massively Parallel Processing

Yang，Y.，Amano，H.，Shibamura，H.and Sueyoshi，T.

[国際会議]  IEEE 5th IEEE Symposium on Prallel and Distributed Processing, 

1993年12月

　概要を見る

再帰的なトーラス構造を持つ結合網の提案。

The Colored STMT net: An analysis model for Parallel Systems

Takemoto，T.，Kimura，T.，Yamamoto，O.and Amano，H.

[国際会議]  6th ISCA Int.Conf.on Parallel and Distributed Computing Systems, 

1993年10月

　概要を見る

解析モデルSTMTnetを拡張する。

Performance evaluation of WASMII:a data driven computer on a virtual hardware

X.P.Ling and H.Amano

[国際会議]  PARLE93，（Lectual notes incomputer science）, 

1993年06月

　概要を見る

仮想ハードウェアWASMIIの性能評価。

A Performance analysis for the arbitor of IEEE standard backplane bus Futurebus/Futurebus+

O.Yamamoto，T.Takemoto，T.Kimura and H.Amano

[国際会議]  IEEE Pacific Rim Conference, 

1993年05月

　概要を見る

IEEE Futurebusのバスアービタの解析。

WASMII:a Data Driven Computer on a Virtual Hardware

X.P.Ling and H.Amano

[国際会議]  IEEE Int.Workshop on FPGA and Custom Computing Machines, 

1993年05月

　概要を見る

データ駆動型に基づく仮想ハードウェアの提案。

Neural Network Parallel Computing for Channel ROuting Problems

天野英晴，武藤佳恭，その他

[国際会議]  Int.Conf.Automation Robotics and Computer Vision, 

1992年09月

　概要を見る

ニューラルネットワークによるLSIチャネルルーチングの並列処理。

SSS-MIN:a novel multi stage interconnection architecture for multiprocessors

天野英晴，その他

[国際会議]  IFIP 12th World Computer Congress, 

1992年09月

　概要を見る

単純で高速な多段結合網の提案。

A Parallel Logic Simulation Algorithm based on Query

天野英晴，その他

[国際会議]  International Conference on Parallel Processing, 

1992年08月

　概要を見る

問い合わせに基づく保守的時刻管理で効率のよい並列論理シミュレーションを行う。

The STMT net:An analysis Model for parallel systems

天野英晴，その他

[国際会議]  Summer Computer Simulation Conference, 

1992年07月

　概要を見る

マルコフチェーンに基づく解析モデルの提案。

An extended fault tolerant Batcher network

天野英晴，その他

[国際会議]  IEEE workshop on fault tolerant parallel and distributed systems, 

1992年07月

　概要を見る

耐故障性のあるバッチャ網を拡張した。

An extended Fault Tolerant Batcher network

天野英晴，その他

[国際会議]  ISMM workshop on parallel processing，Sept.1991, 

1991年09月

　概要を見る

耐故障性を持った結合網の提案

An implementation of the BDOC

天野英晴，その他

[国際会議]  ISMM workshop on parallel processing，Sept.1991, 

1991年09月

　概要を見る

BDOC網の実装

A Batcher Double Omega network with combining

天野英晴，その他

[国際会議]  International Conference on Parallel Processing，Aug.1991, 

1991年08月

　概要を見る

並列計算機用交換網の提案

A 0.8μm BiCMOS SEA-OF-GATEs Inplementation of the Tandem Banyan fast packet switch

天野英晴，その他

[国際会議]  IEEE CICC '91, 

1991年05月

　概要を見る

高速パケット交換用チップの実装

A Fault Tolerant Batcher Network

[国際会議]  Proc.of ICPP 1990, 

1990年08月

　概要を見る

Batcher網の故障回避法を提案する。

A Concurrent Program Restracturing System for scientific Calculations

木村哲郎

[国際会議]  HICSS 91 Hawaii International Conference on system sciences 1991, 

1990年01月

　概要を見る

科学技術計算システム用並行記述言語再構成システム。

Cache with Synchronization Mechanism

天野英晴 その他

[国際会議]  IFIP 11th World Computer Congress, 

1989年08月

　概要を見る

マルチプロセッサにおけるキャッシュメモリと同期機構の統一設計の提案。

A New version of parallel production system machine MANJI-Ⅱ

天野英晴，相磯秀夫 その他

[国際会議]  IWDM'89 International Workshop on Database Machines, 

1989年08月

　概要を見る

プロダクションシステム専用並列計算機MANJI-Ⅱの提案。

A Fault Diagnosis Method for a Batcher Network

天野英晴 その他

[国際会議]  JTC-CSCC'89（Joint Techinical Conference on Circuits/Systems，Computers and Communications）, 

1989年07月

　概要を見る

バッチャ網のための故障診断法の提案。

A Static Scheduling Ststem for a Parallel Machine（SM）2-Ⅱ

天野英晴 その他

[国際会議]  PARLE'89（Parallel Architectures and Languages Europe）, 

1989年07月

　概要を見る

科学技術計算の並列処理のためのプロセススケジューリング手法の提案。

Impulse:A High Performance Processing Unit for Scientific Calculation

T.Boku，S.Nomura，H.Amano

[国際会議]  The 15th ISCA, 

1988年06月

　概要を見る

プロセススイッチを高速に行う並列計算機用のプロセッサアーキテクチャを提案する。

マルチプロセッサ型スーパコンピュータ

[国内会議]  電子情報通信学会学会誌, 

1987年12月

　概要を見る

マルチプロセッサ型のスーパコンピュータについてサーベイし報告する。

The Shared Memory structure of MANJI

J.Miyazaki，H.Amano，K.Takeda，H.Aiso

[国際会議]  The 2nd IWDM, 

1987年10月

　概要を見る

プロダクションシステム専用マシンMANJIのメモリ機構を述べる。

The Compatible Acknowledging Ethernet

[国内会議]  電子通信学会英文誌, 

1987年10月

　概要を見る

ローカル・コンピュータネットワークの代表であるEthernetに即時応答を組み込んだAcknowledging Ethernetに改良を加える。

Rolling Mapping:A mapping method for machines with nearest neighbor mesh structure

G.Osawa，A.Murata，H.Amano，H.Aiso

[国際会議]  The 2nd SCS, 

1987年07月

　概要を見る

格子状並列計算機状に有限要素法等の不規則メッシュを効果的に割り付けるマッピング法を提案する。

RSM:A Special communication method for multiprocessors

H.Amano

[国際会議]  The 2nd C&A, 

1987年06月

　概要を見る

プロセッサ間結合機構RSMは同一データを複数のプロセッサに同時に転送可能である。

MANJI:A parallel machine for production system

J.Miyazaki，H.Amano，H.Aiso

[国際会議]  HICSS20, 

1987年01月

　概要を見る

プロダクションシステム専用マシンMANJIはOPS-5を高速に実行するアーキテクチャを持つ。

DIPROS:A distributed processing system for NDL on （SM）2-Ⅱ

T.Boku，T.Kudoh，H.Amano，H.Aiso

[国際会議]  HICSS20, 

1987年01月

　概要を見る

（SM）2-Ⅱにおいて並行プロセス言語を実装する際のプロセスコントローラを実装評価する。

An Adaptable Cluster structure for （SM）2-Ⅱ

C.Saito，H.Amano，T.Kudoh，H.Aiso

[国際会議]  CONPAR86, 

1986年09月

　概要を見る

（SM）2-Ⅱのクラスタ構成を問題に適合するように変化させる方法を提案する。

A VLSI Switch for a Digital PBX

[国際会議]  電子通信学会英文誌, 

1986年07月

　概要を見る

簡単なPBXのためのVLSIチップを提案する。このチップはマルチプレクサ，スイッチ，デマルチプレクサを兼ね，VLSIの実装に適している。

NDL:A language for solving scientific problem on MIMD machines

T.Kudoh，H.Amano，T.Boku，H.Aiso

[国際会議]  The 1st SCS, 

1985年12月

　概要を見る

科学技術用の並列計算機のための並行プロセス記述言語NDLを提案する。

（SM）2-Ⅱ:The new version of the Sparse Matrix Solving Machine

H.Amano，T.Boku，T.Kudoh，H.Aiso

[国際会議]  The 12th ISCA, 

1985年06月

　概要を見る

既に提案した一般疎行列専用並列計算機のプロセッサ間結合法を改良する。

HOBONET:An Inter-PU Connection Network with fault tolrerancy

G.Osawa，T.Yokota，H.Amano，H.Aiso

[国際会議]  ICPP, 

1984年08月

　概要を見る

1つのプロセッサが故障しても正方格子を維持できる結合法を提案する。

（SM）2:The Spase Matrix Solving Machine

H.Amano，T.Yoshida，H.Aiso

[国際会議]  The 10th ISCA, 

1983年06月

　概要を見る

疎行列計算に適した並列計算機のメモリ構成を提案する。